Inhaltsverzeichnis
Der Port:
Am Parallelport eines PC stehen 8 Datenleitungen (d0 -d7) zur Verfügung. Für unseren Zweck müssen diese Leitungen als Ausgänge betrieben werden. Über einen 8-Bit Schreibbefehl an den Port werden die Datenleitungen gesetzt und behalten bis zum nächsten Schreibbefehl ihren Status bei. Der Ausgangspegel des Parallelports liegt bei ca. 5 V / High-Signal bzw. 0 V / Low-Signal . Somit ist der Einsatz von standart TTL-IC's der 74 xx'er-Serie ohne Pegelanpassung möglich.
Die Steuerleitungen der Parallelports:
Für diese Schaltung werden die Steuerleitungen des Paralleplorts nicht verwendet. Alle durchgeführten Messungen und Versuche haben gezeigt, daß auch so ein stabiler Betrieb der Schaltung gewärleistet ist. Sicher ist es möglich zusätzliche Signale wie z.B. Strobe (zeigt an, daß die Daten nun sicher an den Leitungen d0 -d7 anliegen) mit zu verwenden, dies erhöht jedoch den Aufwand und bringt keinen zusätzlichen Nutzen für diesen Verwendungszweck.
Belastung des Ports:
Es muß sichergestellt werden, daß der Parallelport nicht zu stark belastet wird. Jeder angeschlosse Eingang eines Bausteins an eine der Datenleitungendes Ports zieht einen gewissen Strom. Pro Ausgang ist somit nur der Betrieb einer begrenzten Anzahl Eingänge zulässig - der Fachman spricht hier vom FAN-OUT. Es muß also vermieden werden, daß bei Vollausbau (48 Kanäle) alle Eingänge an einer Datenleitung des Paralleports betrieben werden. Hier werden zusätzliche Bausteine (Inverter) als Treiber zwischengeschaltet
Die Aufteilung der Datenleitungen:
Um mit 8 Datenleitungen 16 - 48 Kanäle zu schalten, ist es notwendig, einen Teil der Leitungen zur Adressierung zu verwenden. Um 16 Kanäle (Mindestanforderung) zu Adressieren werden 4 Bit benötigt. Hinzu kommt eine Leitung um den Zustand des jeweils angesprochenen Kanals festzulegen (high/low, an/aus, rot/grün). Mit den verbleibenden drei Leitungen läßt sich ein /CS (/ChipSelect) -Signal realisieren, welches bei Verwendung mehrerer Karten parallel die jeweils aktive Karte auswählt. Dies wird benötigt bei der Erweiterung auf 32 / 48 Kanäle. Des weiteren ist dieses Signal nützlich um die Übernahme der Daten vom Parallelport zum jeweiligen Ausgang zu steuern. Dazu mehr in der Schaltungsbeschreibung und in der Erklärung zur Ansteuerung.
Zustandsspeicher:
Um den adressierten und durch die Datenleitung festgesetzten Zustand des Ausgangskanals auch nach ändern der Adresse zu halten ist es notwendig FlipFlops (Speicher für ein Bit) zu verwenden. Ideal für diesen Zweck sind Flankengesteuerte JK-FilipFlops. Diese Bausteine übernehmen - vereinfacht erklärt - bei einem Zustandswechsel (z.B. von High auf Low) am Takteingang den an den Eingängen J und K anliegenden Zustand und geben ihn am Ausgang wieder bis eine neue Flanke am Takteingang eine Veränderung ermöglicht.
